We konden deze vermelding niet vinden. Er worden benaderende resultaten weergegeven. Controleer je spelling of stel voor deze term aan het woordenboek toe te voegen.
Circuit and method for determining the phase difference between a sample clock and a sampled signal
Vorrichtung und Verfahren zur Bestimmung der Phasendifferenz zwischen einem Abtasttakt und einem abgetasteten Signal
Method and device for reconstructing and regulating the phase position of a sample clock regarding an analog signal to be sampled
Verfahren und Vorrichtung zur Rekonstruktion und Regelung der Phasenlage eines Abtasttaktes bezüglich eines abzutastenden analogen Signals
A method as claimed in claim 2, wherein the number of states at a sample clock time is sixteen.
Verfahren nach Anspruch 2, bei dem die Anzahl der Zustände bei einer Abtasttaktzeit gleich sechzehn ist.
The apparatus of claim 9, wherein the delay line comprises a shift register that is advanced by a signal from a sample clock.
Die Vorrichtung nach Anspruch 9, bei der die Verzögerungsleitung ein Schieberegister umfaßt, das durch ein Signal von einem Abtasttakt weitergeschaltet wird.
The apparatus of claim 13 wherein the sample timing generator is operative to adjust a sample clock for sampling the demodulated symbols, based at least in part on the measure of the instantaneous frequency of the phase-modulated signal.
Vorrichtung nach Anspruch 13, wobei der Abtastzeitsteuerungsgenerator dazu betriebsfähig ist, ein Abtasttaktsignal für das Abtasten der demodulierten Symbole wenigstens teilweise auf der Basis des Maßes der Momentanfrequenz des phasenmodulierten Signals einzustellen,
Method of setting sampling times of a sample clock in an image signal sampling system & circuit for carrying out same.
Verfahren zum Einstellen von Abtast-Zeitpunkten eines Abtasttakts in einem Bildsignal-Abtastsystem bzw. Schaltung zum Durchführen eines solchen Verfahrens
A method as claimed in claim 3, wherein the number of states at a sample clock time is eight and each state has associated therewith four diverging branches, and each state at a next sample clock time has four merging branches associated therewith.
Verfahren nach Anspruch 3, bei dem die Anzahl der Zustände bei einer Abtasttaktzeit gleich acht ist und jedem Zustand vier divergierende Zweige zugeordnet sind, und wobei jeder Zustand bei einer nächsten Abtasttaktzeit vier ihm zugeordnete, zusammenlaufende Zweige aufweist.
A digital system as in claim 2, wherein said first and second variable delay circuits (270,280) comprise respective phase locked loops (584-589) which may be phase controlled to respectively output a sample clock with said first or second delay times.
Ein digitales System gemäß Anspruch 2, bei dem die erste und die zweite variable Verzögerungsschaltung (270,280) jeweilige Phasenregelschleifen (584 - 589) aufweisen, welche phasengesteuert sein können, um jeweils einen Abtasttakt mit der ersten oder der zweiten Verzögerungszeit auszugeben.
A liquid crystal display device as claimed in claim 3, including analog-to-digital converters (28) for converting color signals (R, G, B), each analog-to-digital converter having a sample clock input for receiving said signal of pixel frequency (Ckp).
Anzeigevorrichtung mit Flüssigkristallen nach Anspruch 3, mit Wandlern vom Typ analog/digital (28) zur Umwandlung von Farbsignalen (R, G, B), wobei jeder Analog/Digital-Wandler mit einem Abgreifuhreingang für den Erhalt des besagten Pixelfrequenzsignals (Ckp) ausgestattet ist.
The digital phase lock loop of any preceding claim wherein the phase adjustment oscillator adjusts a reference clock signal and a sample clock signal by a phase adjustment within Ethernet (IEEE 802.3) specifications.
Digitale PLL-Einrichtung nach einem der vorhergehenden Ansprüche, bei der Phaseneinstellungsoszillator ein Referenz-Taktsignal und ein Abtast-Taktsignal durch eine Phaseneinstellung innerhalb der Ethernet-(IEEE-82.3)-Spezifikationen einstellt.
When using a sample clock as the timing type, you make buffered frequency and period measurements by counting both an internal timebase (counted by embedded counter) as well as the unknown signal of interest up until the rising edge of the sample clock.
Beim Timing-Typ „Sample-Takt" erfolgen gepufferte Frequenz- und Periodenmessungen durch Verwendung einer internen Zeitbasis (gezählt von einem Embedded-Counter) sowie des gewünschten Signals bis zur ansteigenden Flanke des Sample-Takts.
Potentieel gevoelige of ongepaste informatie
Er worden alleen voorbeelden gegeven om u te helpen het woord of de woordcombinatie waarop u hebt gezocht, te vertalen. Deze worden niet door ons geselecteerd of gevalideerd en kunnen ongepaste taal bevatten. Wij vragen u melding te maken van voorbeelden die dienen te worden aangepast of verwijderd. Vertalingen met grof of informeel taalgebruik worden meestal rood of oranje gemarkeerd.