The semiconductor device of claim 1 or 2, further comprising a test pattern generator (614,815,1117) for generating a test pattern and inputting said test pattern together with said write address to said storage device (621,821,1121).
Halbleitervorrichtung nach Anspruch 1 oder 2, die ferner einen Testmustergenerator (614,815, 1117) umfasst, zum Generieren eines Testmusters und Eingeben des Testmusters zusammen mit der Schreibadresse in die Speichervorrichtung (621,821, 1121).
The method for testing a semiconductor device of claim 9, further comprising: reading out a test pattern generated by a test pattern generator (614,815,1117) via said scan chain.
Verfahren zum Testen einer Halbleitervorrichtung nach Anspruch 9, ferner mit: Lesen eines Testmusters, das durch einen Testmustergenerator (614,815, 1117) über die Scankette generiert wurde.
A test pattern generator according to Claim 1, wherein said control means is adapted to select display locations displaced one from the next by pixel displacements such as to simulate movement of the foreground image along a path relative to the background image.
Testmustergenerator nach Anspruch 1, bei welchem das Steuermittel angepasst ist, um Anzeigestellen bzw. Anzeigeorte auszuwählen, bei denen eine bzw. einer vom nächsten um Pixel-Versetzungen versetzt sind, um so eine Bewegung des Vordergrundbildes entlang eines Pfades relativ zu dem Hintergrundbild zu simulieren.
A test pattern generator according to Claim 2, wherein said control means enables operator selection of an NTSC telecine mode in which the display location changes at alternating intervals of three fields and two fields.
Testmustergenerator nach Anspruch 2, bei welchem das Steuermittel dem Bediener eine Auswahl eines NTSC-Telecine-Modus bzw. eines NTSC-Filmscanner-Modus ermöglicht, bei dem die Anzeigestelle bzw. der Anzeigeort sich mit alternierenden Intervallen von drei Feldern und zwei Feldern ändert.
A test pattern generator according to Claim 6, wherein said displacements vary by sub pixel intervals.
Testmustergenerator nach Anspruch 6, bei welchem die Versetzungen um Unter-Pixel-Intervalle bzw. Intervalle, die kleiner als ein Pixel sind, variieren.
A test pattern generator according to Claim 4, wherein said path is continuous.
Testmustergenerator nach Anspruch 4, bei welchem der Pfad fortlaufend ist.
Adjustable weighted random test pattern generator for logic circuits.
A test pattern generator according to claim 1 in which the cycle logic circuitry (166) is adapted to generate a pseudo-random test pattern sequence.
Prüfmustergenerator nach Anspruch 1, wobei die Zykluslogikschaltungen (166) zur Erzeugung einer pseudozufallsmäßigen Prüfmusterfolge geeignet sind.
Programmable video test pattern generator for display systems.
A test pattern generator according to claim 1 or claim 2 further comprising initializing means (100,104) for setting the initial value of the n-stage shift register (155).
Prüfmustergenerator nach Anspruch 1 oder Anspruch 2, weiterhin mit Initialisierungsmitteln (100,104) zum Einstellen des Anfangswertes des n-Stufen-Schieberegisters (155).
A test pattern generator according to claim 4 in which the outputs (140-144) of the shift register stages (120-125) are non-inverted or inverted outputs.
Prüfmustergenerator nach Anspruch 4, wobei die Ausgaben (140-144) der Schieberegisterstufen (120-125) nichtinvertierte oder invertierte Ausgaben sind.
The method of claim 1, further comprising the steps of forming expected scan output data from the netlist using an automatic test pattern generator and forming a pseudo-signal graphically displaying miscompares between the displayed simulated scan flops and the expected scan output data.
Verfahren nach Anspruch 1, das weiterhin die folgenden Schritte umfasst: Bildung erwarteter Abtastausgabedaten von der Netzliste unter Verwendung eines automatischen Testmustergenerators und der Bildung eines Pseudosignals, das Vergleichsunterschiede zwischen den angezeigten simulierten Scan-Flops und den erwarteten Abtastausgabedaten grafisch darstellt.
Circuit according to Patent Claim 1 or 2, characterized in that the structural test device (ST) has a test pattern generator for generating a test pattern in the form of pseudo-random vectors.
Schaltung nach Patentanspruch 1 oder 2, dadurch gekennzeichnet, daß die strukturelle Testeinrichtung (ST) einen Testmuster-Generator zum Erzeugen eines Testmusters in Form von Pseudo-Zufallsvektoren aufweist.