methods and apparatus to insure correct predecode
procédés et appareil permettant d'assurer un prédécodage correct
by managing the operation of each stack of serially connected transistors, the dynamic latches may be prevented from asserting their complementary clock like memory address data to the associated predecode circuitry in order to invalidate a memory write operation.
en dirigeant le fonctionnement de chaque empilement de transistors connectés en série, on peut empêcher les verrous dynamiques de confirmer leurs données d'adresse mémoire de type horloge complémentaires aux circuits de prédécodage associés de manière à invalider une opération d'écriture mémoire.
The predecode unit received instruction bytes and generates corresponding predecode information that is stored in the instruction cache with the instruction bytes.
L'unité de précodage reçoit des multiplets d'instructions et génère des informations de précodage correspondantes stockées dans l'antémémoire d'instructions avec lesdits multiplets d'instructions.
The electronic device uses several dynamic latches (16, 17, 25, 26) to assert complementary clock like memory address data to drive the associated predecode circuitry (8).
Ce dispositif électronique met en oeuvre plusieurs verrous dynamiques (16, 17, 25, 26) pour confirmer des données d'adresse mémoire de type horloge complémentaires pour piloter les circuits de prédécodage associés (8).
Each word line is associated with a corresponding bit of the latched second predecode value.
Chaque mot est associé à un bit correspondant da la seconde valeur de précode verrouillée.
The instructions and predecode information are applied to an instruction buffer circuit in a memory-aligned format.
Les instructions et l'information de prédécodage sont fournies à un circuit tampon instruction dans un format aligné sur la mémoire.
in one embodiment, the predecode unit identifies a plurality of length vectors
selon une variante, l'unité de prédécodage identifie une pluralité de vecteurs de longueur
processor employing control transfer bit in predecode for identifying control transfer instructions
The second input is configured to receive predecode information which describes the instruction address as being related to an implicit subroutine call to a subroutine.
La seconde entrée est conçue pour recevoir des informations de pré-décodage décrivant l'adresse d'instruction en relation avec un appel de sous-programme implicite à un sous-programme.
Methods for filling the predecode repair cache and for executing an instruction that spans across two cache lines are also described.
La présente invention concerne également des procédés de remplissage de la mémoire cache de réparation de prédécodage et d'exécution d'une instruction qui s'étend sur deux lignes de mémoire cache.
an electronic device that invalidates a memory write operation before a memory address predecode occurs
un dispositif électronique qui invalide une opération d'écriture mémoire avant qu'un prédécodage d'adresse mémoire n'ait lieu
The predecode tag includes start-byte bits that indicate which bytes within the quantity of bytes are the first byte of an instruction.
L'unité de prédécodage comprend des bits d'octets de début qui indiquent quels octets, dans la quantité d'octets, sont les premiers octets d'une instruction.
the integrated circuit device further includes logic having an input to receive the corresponding bit of the latched first predecode value
le dispositif à circuit intégré comprend en outre une logique dotée d'une entrée destinée à recevoir le bit correspondant de la première valeur de précode verrouillée