Examples with "de code HDL" and their translation in Duits
We konden deze vermelding niet vinden. Er worden benaderende resultaten weergegeven. Controleer je spelling of stel voor deze term aan het woordenboek toe te voegen.
Apprenez à configurer des modèles Simulink pour la génération de code HDL, à générer du code HDL et des testbenchs pour un modèle Simulink compatible, et à effectuer des optimisations de vitesse et de ressources.
Erfahren Sie, wie Sie Simulink-Modelle für die Generierung von HDL-Code vorbereiten, HDL-Code und eine Testbench für ein kompatibles Simulink-Modell generieren sowie Geschwindigkeits- und Flächenoptimierungen durchführen können.
Génération de code HDL à partir de MATLAB ou Simulink avec HDL Coder.
Génération de code HDL à l'aide du HDL Workflow Advisor intégré pour MATLAB et Simulink.
Generieren von HDL-Code mithilfe des integrierten HDL Workflow Advisor für MATLAB und Simulink.
Andere resultaten
Vous pouvez utiliser Simulink Model Advisor au cours de la phase de design, puis créer des rapports lors de la génération du code HDL afin d'identifier les erreurs ou incohérences dans votre design. Vous pourrez alors adapter vos modèles pour qu'ils répondent à ces normes.
Sie können den Simulink Model Advisor während der Entwurfsphase nutzen und bei der HDL-Codegenerierung Berichte erstellen, um ungeeignete Konstrukte in Ihrem Entwurf zu identifizieren, sodass Sie Ihre Modelle an diese Richtlinien anpassen können.
Générez un code HDL synthétisable pour des implémentations sur FPGA et ASIC.
Erzeugen Sie synthetisierbaren HDL-Code für FPGA- und ASIC-Implementierungen.
Le code HDL généré peut être utilisé pour la programmation FPGA ou le prototypage et la conception ASIC.
Der generierte HDL-Code kann für die FPGA-Programmierung oder für ASIC-Prototypen und -Entwürfe verwendet werden.
Pour la partie numérique de votre système, vous pouvez générer du code HDL à l'aide de HDL Coder.
Vous pouvez personnaliser un banc d'essai HDL en utilisant une variété d'options qui appliquent des stimuli sur le code HDL et vérifient ses résultats.
Sie können eine HDL-Testbench mithilfe einer Vielzahl von Optionen, die Impulse auf den HDL-Code anwenden, spezifisch anpassen.
Intel DSP Builder ajoute à Simulink des blocs Intel qui peuvent être intégrés aux blocs natifs pour simuler et générer du code HDL.
Xilinx System Generator for DSP und Xilinx Model Composer fügen spezifische Blöcke von Xilinx zu Simulink hinzu, die zur Simulation und Codegenerierung in native Blöcke integriert werden können.
Concevez et explorez à haut niveau, puis générez et vérifiez le code HDL directement depuis MATLAB ou Simulink pour des projets de prototypage ou de production FPGA, ASIC ou SoC (system-on-chip).
Entwickeln und testen Sie Ihr System zunächst auf hohem Abstraktionsniveau und generieren und verifizieren Sie anschließend HDL-Code direkt aus MATLAB oder Simulink für FPGA-, ASIC- oder System-on-Chip (SoC)-Prototypen oder Produktionsprojekte.
Objectif: Utiliser HDL Workflow Advisor pour la configuration de modèle Simulink, pour générer et compiler les codes HDL et C, et les déployer vers la plateforme Zynq.
Ziel: Mit Hilfe des HDL Workflow Advisors ein Simulink Modell konfigurieren, HDL und C Code erzeugen und auf der Zynq Plattform implementieren.
Objectif: Générer du code HDL et C pour la logique programmable (PL) et le processeur (PS) du SoC Zynq afin d'implémenter la transmission/réception.
Ziel: Erzeugen von HDL- und C-Code für die programmierbare Logik (Programmable Logic - PL) und dem Datenverarbeitungssystem (Processing System - PS) auf dem Zynq SoC zur Implementierung von TX/RX.
Vous pouvez aussi générer des scripts pour automatiser le processus de compilation et de simulation de votre code dans les simulateurs HDL.
Außerdem können Sie Skriptdateien erstellen, um die Kompilierung und Simulation Ihres Codes in HDL-Simulatoren zu automatisieren.