Examples with "RISC core" and their translation in Duits
We konden deze vermelding niet vinden. Er worden benaderende resultaten weergegeven. Controleer je spelling of stel voor deze term aan het woordenboek toe te voegen.
Optimized 32-Bit RISC core, instruction set and firmware for flash handling
Optimierter 32-Bit RISC core, Instruction Set und Firmware für Flash Handling
Based on the ARM SecurCore SC300 32-bit RISC core, the ST33G1M2 delivers Common Criteria-certified security features, together with a large and flexible embedded eFLASH, which allows OEMs and service providers to plan for future implementations with proven TSM (Trusted Service Management) infrastructure compatibility.
Aufsetzend auf den ARM SecurCore SC300 32-Bit-RISC-Prozessor bietet der ST33G1M2 nicht nur nach Common Criteria zertifizierte Sicherheitsausstattung, sondern auch einen großen und flexiblen eingebetteten eFLASH, der es OEMs und Dienstleistern ermöglicht, zukünftige Implementierungen mit Kompatibilität zur bewährten TSM-Infrastruktur (Trusted Service Management) zu planen.
It consists of Toshiba's proprietary low-power 32-bit RISC core called a Media Embedded Processor (MeP) and either a coprocessor suitable for multimedia processing called Image Recognition VLIW Coprocessor 2 (IVC2) or its successor, IVC2 with FPU (IVC2F).
Er besteht aus dem von Toshiba entwickelten stromsparenden 32-Bit-RISC-Kern, der als Media Embedded Processor (MeP) bezeichnet wird, und entweder einem für Multimediaverarbeitung geeigneten Coprozessor, der als Bilderkennungs-VLIW-Coprocessor 2 bezeichnet wird (IVC2), oder seinem Nachfolger IVC2 mit FPU (IVC2F).
A programmable single-chip device, comprising at least the following computational elements: a programmable gate array section, a digital signal processor DSP core and a reduced instruction set computer RISC core.
Atmel's AVR 8-bit microcontrollers have a RISC core running single cycle instructions and a well-defined I/O structure that limits the need for external components.
Die AVR-8-bit-Mikrocontroller von Atmel verfügen über einen RISC-Kern, der Single-Cycle-Befehle ausführt und eine gut definierte E/A-Struktur aufweist, die praktisch ohne externe Geräte betrieben werden kann.
Patented superior wear leveling together with ECC ensuring highest reliability and endurance Optimized 32 Bit RISC core, instruction set and firmware for flash handling
Optimierter 32-Bit RISC Core, Instruction Set und Firmware für Höchstes Leistungseffizienzdesign zusammen mit zusätzlichen Power Saving Features
The STM32F303VCT6 is based on the high performance ARM Cortex-M4 32bit RISC core with FPU operating at a frequency of up to 72MHz and embedding a floating point unit (FPU), a memory protection unit (MPU) and an embedded trace macrocell (ETM).
Der STM32F303VCT6 basiert auf dem leistungsstarken 32-Bit-RISC-Core ARM Cortex-M4 mit einer Betriebsfrequenz von bis zu 72MHz und einer Gleitkommaeinheit (FPU), einer Speicherschutzeinheit (MPU) und einer Embedded Trace Macrocell (ETM).
The STM32MP1x devices also embed a Cortex-M4 32-bit RISC core operating at up to 200 MHz frequency.
The system on module (SOM) uses the STM32MP151, STM32MP153 or STM32MP157 device which is based on the high-performance dual-core (STM32MP151: single core) ARM Cortex-A7 32-bit RISC core operating at up to 650 MHz.
Unter Erfüllung spezifischer Anforderungen werden zudem Designrisiken erheblich reduziert. Das System-on-Module (SOM) verwendet den STM32MP151-, STM32MP153- oder STM32MP157-Prozessor, der auf dem RISC-Core basiert und mit bis zu 650 MHz arbeitet.
Andere resultaten
The STM32 Nucleo board series are based on ARM Cortex-M 32-bit RISC cores optimised for high performance and energy efficiency.
Es basiert auf dem 32-Bit-ARM Cortex-M-RISC-Core, der für hohe Leistungen und hervorragende Energieeffizienz optimiert wurde.
An ICSS consists of two RISC cores (PRU), each of which is directly coupled to an MII.
Ein ICSS besteht aus jeweils zwei RISC-Kernen (PRU), die unter anderem jeweils direkt mit einem MII gekoppelt sind.
Synapticon SOMANET Servo Cores are based on xCore and ARM processor architectures and offer 8 to 32 programmable 32bit RISC cores per chip, which communicate through a high-speed real-time processor bus.
Synapticon SOMANET Servo Cores basieren auf xCore- und ARM-Prozessorarchitektur und bieten 8 bis 32 programmierbare 32-bit-RISC-Kerne pro Chip, die über einen Echtzeit-Hochgeschwindigkeits-Prozessorbus miteinander verbunden sind.
The RISC-V Verification App has been tested on available open source RISC-V cores.